pcb设计中需检查项目整合:
一、材料输入阶段
1.在流程上接纳到的材料能否齐全(包括:原理图、*.brd文件、料单、PCB设计阐明以及PCB设计或更改请求、规范化请求阐明、工艺设计阐明文件)
2.确认PCB模板是最新的
3. 确认模板的定位器件位置无误
4.PCB设计阐明以及PCB设计或更改请求、规范化请求阐明能否明白
5.确认外形图上的制止布放器件和布线区已在PCB模板上表现
6.比拟外形图,确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义精确
7.确认PCB模板精确无误后最好锁定该构造文件,以免误操作被挪动位置
二、规划后检查阶段
a.器件检查
8, 确认一切器件封装能否与公司统一库分歧,能否已更新封装库(用viewlog检查运转结果)假如不分歧,一定要Update Symbols
9, 母板与子板,单板与背板,确认信号对应,位置对应,衔接器方向及丝印标识正确,且子板有防误插措施,子板与母板上的器件不应产生干预
10, 元器件能否100% 放置
11, 翻开器件TOP和BOTTOM层的place-bound, 查看堆叠惹起的DRC能否允许
12, Mark点能否足够且必要
13, 较重的元器件,应该布放在靠近PCB支撑点或支撑边的中央,以减少PCB的翘曲
14, 与构造相关的器件布好局后最好锁住,避免误操作挪动位置
15, 压接插座四周5mm范围内,正面不允许有高度超越压接插座高度的元件,反面不允许有元件或焊点
16, 确认器件规划能否满足工艺性请求(重点关注BGA、PLCC、贴片插座)
17, 金属壳体的元器件,特别留意不要与其它元器件相碰,要留有足够的空间位置
18, 接口相关的器件尽量靠近接口放置,背板总线驱动器尽量靠近背板衔接器放置
19, 波峰焊面的CHIP器件能否曾经转换成波峰焊封装,
20, 手工焊点能否超越50个
21, 在PCB上轴向插装较高的元件,应该思索卧式装置。留出卧放空间。并且思索固定方式,如晶振的固定焊盘
22, 需求运用散热片的器件,确认与其它器件有足够间距,并且留意散热片范围内主要器件的高度
b.功用检查
23, 数模混合板的数字电路和模仿电路器件规划时能否曾经分开,信号流能否合理
24, A/D转换器跨模数分区放置。
25, 时钟器件规划能否合理
26, 高速信号器件规划能否合理
27, 端接器件能否已合理放置(源端匹配串阻应放在信号的驱动端;中间匹配的串阻放在中间位置;终端匹配串阻应放在信号的接纳端)
28, IC器件的去耦电容数量及位置能否合理
29, 信号线以不同电平的平面作为参考平面,当逾越平面分割区域时,参考平面间的衔接电容能否靠近信号的走线区域。
30, 维护电路的规划能否合理,能否利于分割
31, 单板电源的保险丝能否放置在衔接器左近,且前面没有任何电路元件
32, 确认强信号与弱信号(功率相差30dB)电路分开布设
33, 能否依照设计指南或参考胜利经历放置可能影响EMC实验的器件。如:面板的复位电路要稍靠近复位按钮
c.发热
34, 对热敏感的元件(含液态介质电容、晶振)尽量远离大功率的元器件、散热器等热源
35, 规划能否满足热设计请求,散热通道(依据工艺设计文件来执行)
d.电源
36, 能否IC电源间隔IC过远
37, LDO及四周电路规划能否合理
38, 模块电源等四周电路规划能否合理
39, 电源的整体规划能否合理
e.规则设置
40, pcb设计能否一切仿真约束都曾经正确加到Constraint Manager中
41, 能否正确设置物理和电气规则(留意电源网络和地网络的约束设置)
42, Test Via、Test Pin的间距设置能否足够
43, 叠层的厚度和计划能否满足设计和加工请求
44, 一切有特性阻抗请求的差分线阻抗能否曾经经过计算,并用规则控制
三、布线后检查阶段
e.数模
45, 数字电路和模仿电路的走线能否已分开,信号流能否合理
46, A/D、D/A以及相似的电路假如分割了地,那么电路之间的信号线能否从两地之间的桥接点上走(差分线例外)?
47, 必需逾越分割电源之间间隙的信号线应参考完好的地平面。
48, 假如采用地层设计分区不分割方式,要确保数字信号和模仿信号分区布线。
f.时钟和高速局部
49, 高速信号线的阻抗各层能否坚持分歧
50, 高速差分信号线和相似信号线,能否等长、对称、就近平行地走线?
51, 确认时钟线尽量走在内层
52, 确认时钟线、高速线、复位线及其它强辐射或敏感线路能否已尽量按3W准绳布线
53, 时钟、中缀、复位信号、百兆/千兆以太网、高速信号上能否没有分叉的测试点?
54, LVDS等低电平信号与TTL/CMOS信号之间能否尽量满足了10H(H为信号线距参考平面的高度)?
55, 时钟线以及高速信号线能否防止穿越密集通孔过孔区域或器件引脚间走线?
56, 时钟线能否已满足(SI约束)请求(时钟信号走线能否做到少打过孔、走线短、参考平面连续,主要参考平面尽量是GND;若换层时变换了GND主参考平面层,在离过孔200mil范围之内是GND过孔) 若换层时变换不同电平的主参考平面,在离过孔200mil范围之内能否有去耦电容)?
57, 差分对、高速信号线、各类BUS能否已满足(SI约束)请求
g.EMC与牢靠性
58, 关于晶振,能否在其下布一层地?能否防止了信号线从器件管脚间穿越?对高速敏感器件,能否防止了信号线从器件管脚间穿越?
59, 单板信号走线上不能有锐角和直角(普通成 135 度角连续转弯,射频信号线最好采用圆弧形或经过计算以后的切角铜箔)
60, 关于双面板,检查高速信号线能否与其回流地线紧挨在一同布线;关于多层板,检查高速信号线能否尽量紧靠地平面走线
61, 关于相邻的两层信号走线,尽量垂直走线
62, 防止信号线从电源模块、共模电感、变压器、滤波器下穿越
63, 尽量防止高速信号在同一层上的长间隔平行走线
64, 板边缘还有数字地、模仿地、维护地的分割边缘能否有加屏蔽过孔?多个地平面能否用过孔相连?过孔间隔能否小于最高频率信号波长的1/20?
65, 浪涌抑止器件对应的信号走线能否在表层短且粗?
66, 确认电源、地层无孤岛、无过大开槽、无由于通孔隔离盘过大或密集过孔所形成的较长的地平面裂痕、无细长条和通道狭窄现象
67, 能否在信号线跨层比拟多的中央,放置了地过孔(至少需求两个地平面)
h.电源和地
68, 假如电源/地平面有分割,尽量防止分割开的参考平面上有高速信号的逾越。
69, 确认电源、地能承载足够的电流。过孔数量能否满足承载请求,(预算办法:外层铜厚1oz时1A/mm线宽,内层0.5A/mm线宽,短线电流加倍)
70, 关于有特殊请求的电源,能否满足了压降的请求
71, 为降低平面的边缘辐射效应,在电源层与地层间要尽量满足20H准绳。(条件允许的话,电源层的缩进得越多越好)。
72, 假如存在地分割,分割的地能否不构成环路?
73, 相邻层不同的电源平面能否防止了交叠放置?
74, 维护地、-48V地及GND的隔离能否大于2mm?
75, -48V地能否只是-48V的信号回流,没有汇接到其他地?假如做不到请在备注栏阐明缘由。
76, 靠近带衔接器面板处能否布10~20mm的维护地,并用双排交织孔将各层相连?
77, 电源线与其他信号线间距能否间隔满足安规请求?
i.禁布区
78, 金属壳体器件和散热器件下,不应有可能惹起短路的走线、铜皮和过孔
79, 装置螺钉或垫圈的四周不应有可能惹起短路的走线、铜皮和过孔
80, 设计请求中预留位置能否有走线
81, 非金属化孔内层离线路及铜箔间距应大于0.5mm(20mil),外层0.3mm(12mil),单板起拔扳手轴孔内层离线路及铜箔间距应大于2mm(80mil)
82, 铜皮和线到板边 引荐为大于2mm 最小为0.5mm
83, 内层地层铜皮到板边 1 ~ 2 mm, 最小为0.5mm
j.焊盘出线
84, 关于两个焊盘装置的CHIP元件(0805及其以下封装),如电阻、电容,与其焊盘衔接的印制线最好从焊盘中心位置对称引出,且与焊盘衔接的印制线必需具有一样的宽度,关于线宽小于0.3mm(12mil)的引出线能够不思索此条规则
85, 与较宽印制线衔接的焊盘,中间最好经过一段窄的印制线过渡?(0805及其以下封装)
86, 线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出
k.丝印
87, 器件位号能否遗漏,位置能否能正确标识器件
88, 器件位号能否契合公司规范请求
89, 确认器件的管脚排列次第, 第1脚标志,器件的极性标志,衔接器的方向标识的正确性
90, 母板与子板的插板方向标识能否对应
91, 背板能否正确标识了槽位名、槽位号、端口称号、护套方向
92, 确认设计请求的丝印添加能否正确
93, 确认曾经放置有防静电和射频板标识(射频板运用)
l.编码/条码
94, 确认PCB编码正确且契合公司标准
95, 确认单板的PCB编码位置和层面正确(应该在A面左上方,丝印层)
96, 确认背板的PCB编码位置和层面正确(应该在B右上方,外层铜箔面)
97, 确认有条码激光打印白色丝印标示区
98, 确认条码框下面没有连线和大于0.5mm导通孔
99, 确认条码白色丝印区外20mm范围内不能有高度超越25mm的元器件
m.过孔
100, 在回流焊面,过孔不能设计在焊盘上。(正常开窗的过孔与焊盘的间距应大于0.5mm (20mil),绿油掩盖的过孔与焊盘的间距应大于0.1 mm (4mil),办法:将Same Net DRC翻开,查DRC,然后关闭Same Net DRC)
101, 过孔的排列不宜太密,防止惹起电源、地平面大范围断裂
102, 钻孔的过孔孔径最好不小于板厚的1/10
n.工艺
103, 器件布放率能否100%,布通率能否100%(没有到达100%的需求在备注中阐明)
104, Dangling线能否曾经调整到最少,关于保存的Dangling线已做到逐个确认;
105, 工艺科反应的工艺问题能否已认真查对
o.大面积铜箔
106, 关于Top、bottom上的大面积铜箔,如无特殊的需求,应用网格铜[单板用斜网,背板用正交网,线宽0.3mm (12 mil)、间距0.5mm (20mil)]
107, 大面积铜箔区的元件焊盘,应设计成花焊盘,以免虚焊;有电流请求时,则先思索加宽花焊盘的筋,再思索全衔接
108, 大面积布铜时,应该尽量防止呈现没有网络衔接的死铜(孤岛)
109, 大面积铜箔还需留意能否有非法连线,未报告的DRC
p.测试点
110, 各种电源、地的测试点能否足够(每2A电流至少有一个测试点)
111, 确认没有加测试点的网络都是经确认能够停止精简的
112, 确认没有在消费时不装置的插件上设置测试点
113, Test Via、Test Pin能否已Fix(适用于测试针床不变的改板)
q.DRC
114, Test via 和Test pin 的Spacing Rule应先设置成引荐的间隔,检查DRC,若仍有DRC存在,再用最小间隔设置检查DRC
115, 翻开约束设置为翻开状态,更新DRC,查看DRC中能否有不允许的错误
116, 确认DRC曾经调整到最少,关于不能消弭DRC要逐个确认;
r.光学定位点
117, 确认有贴装元件的PCB面已有光学定位符号
118, 确认光学定位符号未压线(丝印和铜箔走线)
119, 光学定位点背景需相同,确认整板运用光学点其中心离边≥5mm
120, 确认整板的光学定位基准符号已赋予坐标值(倡议将光学定位基准符号以器件的方式放置),且是以毫米为单位的整数值。
121, 管脚中心距<0.5mm的IC,以及中心距小于0.8 mm(31 mil)的BGA器件,应在元件对角线左近位置设置光学定位点
s.阻焊检查
122, 确认能否有特殊需求类型的焊盘都正确开窗(特别留意硬件的设计请求)
123, BGA下的过孔能否处置成盖油塞孔
124, 除测试过孔外的过孔能否已做开小窗或盖油塞孔
125, 光学定位点的开窗能否防止了露铜和露线
126, 电源芯片、晶振等需铜皮散热或接地屏蔽的器件,能否有铜皮并正确开窗。由焊锡固定的器件应有绿油阻断焊锡的大面积扩散
四、出加工文件
t.钻孔图
127, Notes的PCB板厚、层数、丝印的颜色、翘曲度,以及其他技术阐明能否正确
128, 叠板图的层名、叠板次第、介质厚度、铜箔厚度能否正确;能否请求作阻抗控制,描绘能否精确。叠板图的层名与其光绘文件名能否分歧
129, 将设置表中的Repeat code 关掉,钻孔精度应设置为2-5
130, 孔表和钻孔文件能否最新 (改动孔时,必需重重生成)
131, 孔表中能否有异常的孔径,压接件的孔径能否正确;孔径公差能否标注正确
132, 要塞孔的过孔能否单独列出,并标注“filled vias”
u.光绘
133, 光绘文件输出尽量采用RS274X格式,且精度应设置为5:5
134, art_aper.txt 能否已最新(274X能够不需求)
135, 输出光绘文件的log文件中能否有异常报告
136, 负片层的边缘及孤岛确认
137, 运用光绘检查工具检查光绘文件能否与PCB 相符(改板要运用比对工具停止比对)
五、文件齐套
138, PCB文件:产品型号_规格_单板代号_版本号.brd
139, 背板的衬板设计文件:产品型号_规格_单板代号_版本号-CB[-T/B].brd
140, PCB加工文件:PCB编码.zip(含各层的光绘文件、光圈表、钻孔文件及ncdrill.log;拼板还需求有工艺提供的拼板文件*.dxf),背板还要附加衬板文件:PCB编码-CB[-T/B].zip (含drill.art、*.drl、ncdrill.log)
141, 工艺设计文件:产品型号_规格_单板代号_版本号-GY.doc
142, SMT坐标文件:产品型号_规格_单板代号_版本号-SMT.txt,(输出坐标文件时,确认选择 Body center,只要在确认一切SMD器件库的原点是器件中心时,才可选Symbol origin)
143, PCB板构造文件:产品型号_规格_单板代号_版本号-MCAD.zip(包含构造工程师提供的.DXF与.EMN文件)
144, 测试文件:产品型号_规格_单板代号_版本号-TEST.ZIP(包含testprep.log 和 untest.lst或者*.drl测试点的坐标文件)
145, 归档图纸文件:产品型号规格-单板称号-版本号.pdf,(包括:封面、首页、各层丝印、各层线路、钻孔图、背板含有衬板图)
六、规范化
146, 确认封面、首页信息正确
147, 确认图纸序号(对应PCB各层次第分配)正确的
148, 确认图纸框上PCB编码是正确的
把上述步骤检查完相信会使我们的pcb设计减少差错,提升自己的水平。
上一篇:深圳线路板厂家pcb设计基础知识
下一篇: 如何确保PCB信号完整性,问题包括哪些?